芯片性能湖大新思路：超短沟道的垂直晶体管

该项研究成果以“Transferred van der Waals metal electrodes for sub-1-nm MoS₂vertical transistors”为题发表在《自然·电子学》（Nature Electronics）杂志上，湖南大学物电院为第一单位，刘渊教授为通讯作者，物电院研究生刘丽婷为第一作者。

湖南大学在《Nature Electronics》发表文章

随着高性能器件的发展需求，器件尺寸的持续微缩是必然趋势。摩尔定律指出：“集成电路芯片上所集成的电子器件的数目，每隔18-24个月就翻一倍；微处理器的性能提高一倍，或价格下降一半。”根据摩尔定律，器件的工艺节点以0.7倍的速率递减。

然而，近年来，遵循摩尔定律的既定路线已经开始动摇，随着器件小型化至纳米尺度，晶体管开始出现迁移率降低、漏电流增大、功耗增加等严重的短沟道效应，这使得传统平行晶体管的微缩方法逼近物理极限。

为了进一步促进晶体管的微缩，开发新结构的器件引起广大研究者的兴趣。

垂直晶体管具有天然的短沟道特性：其沟道长度仅由材料厚度决定，半导体沟道以三明治结构处于底电极与顶部电极之间。因此，垂直晶体管的研发有望作为一种全新的器件微缩方向，可以将沟道物理长度缩小至10 nm甚至5 nm以下，而不用依赖于传统的高精度光刻技术。

然而，受传统高能金属沉积技术的影响，垂直晶体管的金属-半导体间形成了非常不理想的接触界面，此界面会破坏整个器件的沟道，增加垂直隧穿电流，使器件不受栅极调控。这种现象在短沟道器件下更加明显，使得垂直器件在10 nm以下微缩面临巨大挑战。

为此，刘渊教授课题组采用低能量的范德华电极集成方式，实现了以二硫化钼作为半导体沟道的薄层甚至单原子层的短沟道垂直器件。

研究人员将预制备的金属电极物理层压到二硫化钼沟道的顶部，保留了二维半导体的晶格结构及其固有特性，形成理想的范德华金属-半导体界面。